

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10242393 A

(43) Date of publication of application: 11.09.98

(51) Int. CI

H01L 27/04

H01L 21/822

H01L 21/316

H01L 27/108

H01L 21/8242

(21) Application number: 09043183

(71) Applicant:

SHARP CORP

(22) Date of filing: 27.02.97

(72) Inventor:

MATSU YOSHIYUKI **MASUDA YOSHIYUKI**

KITA RYUSUKE **OTANI NOBORU**


(54) DIELECTRIC THIN-FILM CAPACITOR ELEMENT AND ITS MANUFACTURING METHOD

COPYRIGHT: (C)1998,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a dielectric thin-film capacitor element that can suppress the increase in a leakage current associated with the conduction time due to a high-temperature conduction of the dielectric thin-film capacitor element and has improved insulation property and reliability, and its manufacturing method.

SOLUTION: This capacitor element is constituted by successively forming a lower electrode 4, a dielectric thin film, and an upper electrode 8 on a substrate 1. In this case, in the dielectric thin film, a first amorphous dielectric thin film 5 that is made of an oxide material, a polycrystalline dielectric thin film 6 that is made of an oxide material, and a second amorphous dielectric thin film 7 that is made of an oxide material are formed sequentially. Then, the first amorphous dielectric thin film 5 and the second amorphous dielectric thin film 7 are as thick as 10nm-30nm.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-242393

(43)公開日 平成10年(1998) 9月11日


(51) Int.Cl.6		識別記号	ъ.					
	- In 1	昨 天万月日17万	FΙ					
H01L 2	7/04		HO1L 2	27/04		C		
2	1/822		2	21/316 Y 27/10 6 5 1				
2	1/316		2					
2	7/108			•				
2	1/8242							
			審査請求	未請求	請求項の数7	OL	(全 7	頁)
(21)出願番号	*	持願平9-43183	(71)出願人	0000050)49			
				シャーフ	プ株式会社			
(22)出願日	य	² 成9年(1997)2月27日		大阪府プ	大阪市阿倍野区县	·油町22:	番22号	
			(72)発明者	(72)発明者 松 良幸				
				大阪府力	- 大阪市阿倍野区县	Sth #T223	张22日	3,
					株式会社内	(16-166)	H 22.7	
			(72)発明者					
			(12/)2976			34 WYOO T	®-00 □	
					大阪市阿倍野区县 大大人社 中	:7UPJ ZZZ	至22号	シ
			(CO) The sets also		大式会社内			
	•		(72)発明者					
					、阪市阿倍野区县	池町22種	\$22号	シ
				ヤープ棋	式会社内			
			(74)代理人	弁理士	梅田 勝			
						最終	冬頁に記	疫く

(54) 【発明の名称】 誘電体薄膜キャパシタ素子及びその製造方法

(57)【要約】

【課題】 本発明は、誘電体薄膜キャパシタ素子の高温 通電での通電時間に伴うリーク電流の増大を抑制するこ とができ、絶縁性及び信頼性に優れた誘電体薄膜キャパ シタ素子及びその製造方法を提供することを目的として いる。

【解決手段】 基板1上に下部電極4と誘電体薄膜と上部電極8とが順次形成されて構成される誘電体薄膜キャパシタ素子において、誘電体薄膜が酸化物材料から成る第1のアモルファス誘電体薄膜5と酸化物材料から成る多結晶誘電体薄膜6と酸化物材料から成る第2のアモルファス誘電体薄膜7とが順次形成されて成り、第1のアモルファス誘電体薄膜5及び第2のアモルファス誘電体薄膜7の膜厚を10nm以上30nm以下として構成する。



【特許請求の範囲】

【請求項1】 基板上に下部電極と誘電体薄膜と上部電 極とが順次形成されて構成される誘電体薄膜キャパシタ 素子において、

前記誘電体薄膜が酸化物材料から成る第1のアモルファ ス誘電体薄膜と酸化物材料から成る多結晶誘電体薄膜と 酸化物材料から成る第2のアモルファス誘電体薄膜とが 順次形成されて成り、前記第1のアモルファス誘電体薄 膜及び前記第2のアモルファス誘電体薄膜の膜厚が10 nm以上30 nm以下であることを特徴とする誘電体薄 膜キャパシタ素子。

【請求項2】 前記第1のアモルファス誘電体薄膜、前 記多結晶誘電体薄膜、及び前記第2のアモルファス誘電 体薄膜がストロンチウム及びチタンを含有する酸化物材 料から成ることを特徴とする請求項1に記載の誘電体薄 膜キャパシタ素子。

【請求項3】 前記第1のアモルファス誘電体薄膜及び 第2のアモルファス誘電体薄膜はストロンチウム/チタ ン比が0.5以上0.8以下のチタン酸ストロンチウム キャパシタ素子。

【請求項4】 前記多結晶誘電体薄膜はストロンチウム /チタン比が 0.9以上 1.1以下のチタン酸ストロン チウムから成ることを特徴とする請求項2又は3に記載 の誘電体薄膜キャパシタ素子。

【請求項5】 基板上に下部電極と誘電体薄膜と上部電 極とを順次形成する誘電体薄膜キャパシタ素子の製造方 法において、

前記誘電体薄膜として、チタン酸ストロンチウムから成 る第1のアモルファス誘電体薄膜、チタン酸ストロンチ 30 ウムから成る多結晶誘電体薄膜、及びチタン酸ストロン チウムから成る第2のアモルファス誘電体薄膜をスパッ 夕法により順次形成し、

スパッタターゲットとして、前記第1のアモルファス誘 電体薄膜及び前記第2のアモルファス誘電体薄膜の形成 には主成分がチタン酸ストロンチウムでFe, Na, C a, Al, 及びSiの不純物を含有するターゲットを用 い、前記多結晶誘電体薄膜の形成には主成分がチタン酸 ストロンチウム粉末でFe, Na, Ca, Al, 及びS iの不純物を含有するターゲットを用いることを特徴と 40 する誘電体薄膜キャパシタ素子の製造方法。

【請求項6】 前記第1のアモルファス誘電体薄膜及び 前記第2のアモルファス誘電体薄膜の形成に用いるスパ ッタターゲットのストロンチウム/チタン比が0.5以 上0. 8以下であることを特徴とする請求項5に記載の 誘電体薄膜キャパシタ素子の製造方法。

【請求項7】 前記多結晶誘電体薄膜の形成に用いるス パッタターゲットのストロンチウム/チタン比が0.9 以上1. 1以下であることを特徴とする請求項5又は6 に記載の誘電体薄膜キャパシタ素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、LSI、DRAM メモリーセル、MMIC(Microwave MonolithicIntegr ated Cercuit) 用キャパシタ等に用いられる誘電体薄膜 キャパシタ素子及びその製造方法に関するものである。 [0002]

【従来の技術】従来より、半導体産業においては、DR AMの信号蓄積用キャパシタやMMIC (Microwave Mo nolithic Integrated Cercuit) 用キャパシタ等に代表 される誘電体薄膜キャパシタとして、SiO2(酸化シ リコン)、SiN(窒化シリコン)、Ta2O5などが使 用されてきた。また、近年では、半導体技術の進歩によ る電子部品の小型化や高集積化に伴い、キャパシタ面積 の縮小化のために誘電体膜の極薄膜化や3次元構造化が 行われている。このため、半導体素子の作製工程はます ます複雑化や微細加工の困難化により、歩留まりや信頼 性等に問題を生じている。そこで、これらの問題に対応 するため、従来と比較して誘電率が高い誘電体薄膜が必 から成ることを特徴とする請求項2に記載の誘電体薄膜 20 要となり、現在では、高誘電率を有するペロブスカイト 型酸化物から成る高誘電体薄膜の開発が盛んに進められ ている。

> 【0003】このような高誘電率を示すペロブスカイト 型酸化物の誘電体として、PLT ((Pb, La) Ti O3) やPLZT ((Pb, La) (Zr, Ti) O3) 等のPb系のほか、チタン酸ストロンチウム(SrTi O3) やチタン酸パリウムストロンチウム ((Br, S r) TiO3)等の酸化物高誘電体薄膜の開発が盛んに 行われている (Jpn. J. Appl. Phys. Vol. 34(1995), Ken Num ata et al. 等参照)。

[0004]

【発明が解決しようとする課題】しかしながら、上記の ような (Pb, La) TiO3, (Pb, La) (Z r, Ti) O3, SrTiO3, (Br, Sr) TiO3 等の酸化物高誘電体薄膜を用いた従来のキャパシタ素子 では、信頼性が大きな問題となっていた。すなわち、通 常の電子部品の信頼性試験で行われるような、キャパシ タをある一定の温度に保持し、ある一定の電圧を印加す るような高温通電試験において、充分に実用化が可能な 特性が得られる高誘電体薄膜素子が実現されていなかっ た。例えば、100℃一定に保持し、10 Vバイアス印 加した場合の高温通電試験においては、約10時間程度 で、リーク電流密度が3桁から4桁増大してしまい、キ ャパシタとしての必要な絶縁性が保てないキャパシタの 抵抗劣化という問題が生じていた。

【0005】このようなキャパシタの抵抗劣化の原因 は、下記のような理由によるものと考えられる。SrT i O3や (Br, Sr) Ti O3等の酸化物高誘電体薄膜 において、薄膜成長中には、その薄膜中に酸素欠陥 (酸 50 素空孔)が発生する。この酸素空孔が+2価に帯電して

-2-

いるので、高温通電試験での温度加熱と電極への電圧印 加により、酸素空孔が陰極側に移動して行く。そして、 陰極側に移動した酸素空孔は、陰極とSrTiO3や

(Br, Sr) TiO3とのポテンシャルバリアのため に、陰極に到達できず、陰極/誘電体薄膜界面でパイル アップされる。このとき、電気的補償のため、陰極側か ら電子が注入される。一方、陽極側からは、新たに酸素 空孔が導入されるか、この際電子をキャリアとして発生 させる。これらの現象により、誘電体薄膜全体として は、誘電率が時間とともに高くなり、リーク電流が上昇 10

【0006】これに対して、この酸素空孔を補償して、 キャパシタの劣化を防ぐために、誘電体薄膜成膜後に、 酸素雰囲気中で熱処理する酸素アニール処理や、酸素ブ ラズマ処理を施すことが考えられる。しかしながら、こ れらの処理を行っても、酸素が熱平衡的に安定した誘電 体結晶格子に組み込まれないため、誘電体薄膜の成膜後 に酸素空孔を低減することは困難なことである。

【0007】本発明は、上記のような課題を解決するた めになされたものであって、誘電体薄膜キャパシタ素子 の高温通電での通電時間に伴うリーク電流の増大を抑制 することができ、絶縁性及び信頼性に優れた誘電体薄膜 キャパシタ素子及びその製造方法を提供することを目的 としている。

[0008]

【課題を解決するための手段】上記課題を解決するた め、本発明では、基板上に下部電極と誘電体薄膜と上部 電極とが順次形成されて構成される誘電体薄膜キャパシ タ素子において、誘電体薄膜が酸化物材料から成る第1 のアモルファス誘電体薄膜と酸化物材料から成る多結晶 誘電体薄膜と酸化物材料から成る第2のアモルファス誘 電体薄膜とが順次形成されて成り、第1のアモルファス 誘電体薄膜及び第2のアモルファス誘電体薄膜の膜厚が 10nm以上30nm以下であることとしている。

【0009】本発明によれば、誘電率が高い多結晶誘電 体薄膜の上下に、極めて薄いアモルファス誘電体薄膜を 形成することにより、酸素空孔の移動、注入のバリアと して機能させ、誘電体薄膜キャパシタ素子の高温通電で の通電時間に伴うリーク電流の増大を抑制することがで き、絶縁性及び信頼性を向上させることができる。

【0010】さらに、上記誘電体薄膜キャパシタ素子に おいて、第1のアモルファス誘電体薄膜、多結晶誘電体 薄膜、及び第2のアモルファス誘電体薄膜がチタン及び ストロンチウムを含有する酸化物材料から成ることが好

【0011】さらに、上記の誘電体薄膜キャパシタ素子 において、第1のアモルファス誘電体薄膜及び第2のア モルファス誘電体薄膜は、ストロンチウム/チタン比が 0.5以上0.8以下のチタン酸ストロンチウムから成

ンチウム/チタン比が0.9以上1.1以下のチタン酸 ストロンチウムから成ることが好ましい。

【0012】また、本発明では、基板上に下部電極と誘 電体薄膜と上部電極とを順次形成する誘電体薄膜キャパ シタ素子の製造方法において、誘電体薄膜として、チタ ン酸ストロンチウムから成る第1のアモルファス誘電体 薄膜、チタン酸ストロンチウムから成る多結晶誘電体薄 膜、及びチタン酸ストロンチウムから成る第2のアモル ファス誘電体薄膜をスパッタ法により順次形成し、スパ ッタターゲットとして、第1のアモルファス誘電体薄膜 及び第2のアモルファス誘電体薄膜の形成には主成分が チタン酸ストロンチウムでFe,Na,Ca,Al,及 びSiの不純物を含有するターゲットを用い、多結晶誘 電体薄膜の形成には主成分がチタン酸ストロンチウム粉 末でFe, Na, Ca, Al, 及びSiの不純物を含有 するターゲットを用いることとしている。

【0013】本発明によれば、上記のような誘電体薄膜 キャパシタ素子を、量産性に優れたスパッタ法を用いて 容易に製造することができる。

【0014】 さらに、上記の誘電体薄膜キャパシタ素子 の製造方法において、第1のアモルファス誘電体薄膜及 び第2のアモルファス誘電体薄膜の形成に用いるスパッ タターゲットのストロンチウム/チタン比は、0.5以 上0. 8以下であることが好ましい。また、多結晶誘電 体薄膜の形成に用いるスパッタターゲットのストロンチ ウム/チタン比は、0.9以上1.1以下であることが 好ましい。

【0015】本発明による作用について、酸化物誘電体 材料であるチタン酸ストロンチウム (SrTiO3(以 30 下、STOと称す))を例にして、更に詳細に以下に説 明する。

【0016】アモルファスSrTiO3誘電体薄膜は、 結晶格子を形成していないので、格子点が存在せず、従 って明確な酸素空孔点というものは存在しない。このた めに、酸素空孔がアモルファスSrTiO3誘電体薄膜 中では極めて移動しにくい。

【0017】ところが、アモルファスSェTiО3誘電 体薄膜は誘電率が10~20程度と低いため、これ単体 では誘電率が不十分である。したがって、本発明では、 多結晶SrTiО₃誘電体薄膜の上下に、極めて薄いア モルファスSrTiО3誘電体薄膜を形成して、このア モルファスSァTi O3誘電体薄膜を酸素空孔の移動、 注入のバリアとしている。

【0018】また、アモルファスSrTiO₃誘電体薄 膜と多結晶SrTiO3誘電体薄膜との界面には、多結 晶SrTi〇3誘電体薄膜とその電極として通常よく用 いられる白金電極との界面と比較して、低誘電率層が形 成されにくいので、アモルファスSrTiO₃誘電体薄 膜と多結晶SrTiO₃誘電体薄膜との積層による積層 ることが好ましい。また、多結晶誘電体薄膜は、ストロ 50 膜全体としての誘電率の低下が抑えられる。

-3-

40

20

【0019】以上のことから、アモルファス誘電体薄膜 の膜厚としては、上記の機能を果たすためには10 nm 以上必要であり、また、30nmより厚くしても上記の 機能が向上することなく逆に誘電体薄膜の積層膜全体と しての誘電率を低下させるので、10nm以上30nm 以下とするものである。

【0020】また、多結晶誘電体薄膜の膜厚について、 多結晶誘電体薄膜の誘電率,面積,膜厚のそれぞれを ϵ , S, dとし、真空中の誘電率を ϵ 0とすると、その ときのキャパシタ容量Cは、下記式のように表される。 [0021] EOES/d

この式から、多結晶誘電体薄膜の膜厚dが厚くなると、 キャパシタ容量Cが小さくなるので、200nm程度が 好ましいものである。

【0022】また、本発明の誘電体薄膜キャパシタ素子 においてアモルファスSrTiO3誘電体薄膜のSr/ Ti比を 0. 5以上 0. 8以下が好ましい、又は本発明 の誘電体薄膜キャパシタ素子の製造方法においてアモル ファスSrTiO₃誘電体薄膜形成に用いるスパッタタ ーゲットのSr/Ti比を0.5以上0.8以下が好ま しいとしたのは、アモルファスSrTiO3誘電体薄膜 中の酸化チタンを多くするためである。これは、酸化チ タンが多く含む方が、耐圧、絶縁性優れた誘電体薄膜を 得られるからである。

【0023】一方、本発明の誘電体薄膜キャパシタ素子 において多結晶SrTiO₃誘電体薄膜のSr/Ti比 を 0. 9以上 1. 1以下が好ましい、又は本発明の誘電 体薄膜キャパシタ素子の製造方法においてアモルファス SrTiO3誘電体薄膜形成に用いるスパッタターゲッ トのSr/Ti比を0.9以上1.1以下が好ましいと したのは、高い誘電率を得るとともに、リーク電流を低 く抑えられるからである。多結晶SrTiO3誘電体薄 膜において、例えば、アモルファスSrTiO3誘電体 薄膜と同様に、Sr/Ti比を0.5以上0.8以下で あると、結晶化が十分に行われなく、高い誘電率を得る ことができない。

[0024]

【発明の実施の形態】以下、本発明の実施の形態につい て、図面を参照して説明する。図1は、本発明の第1の 実施形態の誘電体薄膜キャパシタ素子の概略構造を示す 40 要部断面図である。図1に示すように、この誘電体薄膜 キャパシタ素子は、n型シリコン基板1上に、シリコン 熱酸化膜2、Ta (タンタル) 接着層3、Pt下部電極 層4、第1のアモルファスSェTiO3誘電体薄膜5、 多結晶SrTiO₃誘電体薄膜6、第2のアモルファス SrTiO3誘電体薄膜7、Pt上部電極層8が、それ ぞれ順次形成されているものである。

【0025】なお、図1に示した構造は、あくまでも、 後述する本実施形態による誘電体薄膜素子の基本的な電 体薄膜素子の構造がこれに限定されるものでなく、実際 には、DRAMやMMIC等の様々なメモリ素子に適宜 自由な設計で用いられるものである。

【0026】次いで、本実施形態の誘電体薄膜素子の製 造方法について説明する。まず、n型シリコン基板1の 表面に、絶縁層として、膜厚200nmのシリコン熱酸 化膜2を熱酸化法により形成し、続いて、このシリコン 熱酸化膜2上に膜厚30nmのTi接着層3と、膜厚2 00nmのPt下部電極層4とを、DCスパッタリング 法により順次形成する。

【0027】次に、このようにして形成したPt下部電 極層4上に、膜厚10~30nmの第1のアモルファス SrTiO3誘電体薄膜5、膜厚200~300nmの 多結晶SrTiO3誘電体薄膜6、膜厚10~30nm の第2のアモルファスSrTiO3誘電体薄膜7のそれ ぞれをスパッタ法により順次形成する。この誘電体薄膜 の成膜工程を説明する。

【0028】本実施形態において、第1のアモルファス SrTiO3誘電体薄膜5及び第2のアモルファスSr TiO3誘電体薄膜7の形成に用いたスパッタターゲッ トは、チタン酸ストロンチウム粉体に、不純物として、 Fe(鉄)10ppm以下、Na(ナトリウム)10p pm以下、Ca (カルシウム) 10ppm以下、Al (アルミニウム) 1 p p m 以下、Si (シリコン) 1 p pm以下を含有したものである。そして、第1のアモル ファスSェTiO3誘電体薄膜5の成膜条件は、成膜室 内に酸素10ccmを導入して、成膜室内の圧力を2P aに保ち、基板温度を340℃として、スパッタパワー 200Wで、RFスパッタ法により成膜するものであ る。なお、本実施形態では、第1のアモルファスSァT iO3誘電体薄膜5として、10nm形成した。

【0029】そして、多結晶SrTiO₃誘電体薄膜6 の形成に用いたスパッタターゲットは、チタン酸ストロ ンチウム粉体に、不純物として、Ba (バリウム) 39 ppm以下、Zr (ジルコン) 15ppm以下、Ca (カルシウム) 3 ppm以下、Fe (鉄) l ppm以下 を含有したものである。そして、多結晶SrTi〇3誘 電体薄膜 6 の成膜条件は、成膜室内に酸素 1 0 ccmを 導入して、成膜室内の圧力を2Paに保ち、基板温度を 340℃として、スパッタパワー200Wで、RFスパ ッタ法により成膜するものである。なお、本実施形態で は、多結晶SrTi〇₃誘電体薄膜5として、200n m形成した。

【0030】また、第2のアモルファスSrTiО₃誘 電体薄膜7の成膜条件は、上記第1のアモルファスSr TiO3誘電体薄膜成膜時と全く同様のものである。な お、本実施形態では、第2のアモルファスSrTiO3 誘電体薄膜7として、10 nm形成した。

【0031】そして、第2のアモルファスSrTiO3 気特性を評価するためのものであり、本発明による誘電 50 誘電体薄膜 7 の成膜後、最後に酸素雰囲気中で、基板加 7

熱温度340℃から、冷却速度約3℃/分で室温まで冷却した。

【0032】次に、本実施形態の誘電体薄膜キャパシタ素子の電気特性を評価するために、図1に示すように、第2のアモルファスSrTiO3誘電体薄膜7上に、Pt上部電極層8を、直径100μmの円形、膜厚100nmで真空蒸着法により形成する。

【0033】なお、基板、絶縁層、接着層、及び電極層 のそれぞれの材料、膜厚、形成方法等については、本発 明が本実施形態に限定されるものではない。

【0034】また、比較例として、本実施形態と同様に Pt上下電極層4,8間に、上記第1のアモルファスS rTiO3誘電体薄膜5及び第2のアモルファスSrT * *i O3誘電体薄膜7と同様にアモルファスSrTiO3誘電体薄膜を膜厚220nm単層で形成した比較例1と、 上記多結晶SrTiO3誘電体薄膜6と同様に多結晶SrTiO3誘電体薄膜を膜厚220nm単層で形成した 比較例2も作製した。

【0035】上記のようにして作製した本実施形態の誘電体薄膜キャパシタ素子について、図1に示すように、Pt上部電極層8とPt下部電極層4との間に電界9を印加して、誘電率及びリーク電流密度を測定した結果を、上記比較例1及び比較例2の測定結果と共に、表1に示す。

[0036]

【表1】

		-		
 	膜厚	蒸電 率	リータ電流密度(A/cm²)	
	(nm)	ε	10 V	2 0 V
アモルファス誘電体膜STO	220	20	1.00×E-08	6. 80×E-08
多結晶誘電体膜STO	220	150	2. 00×E-08	7. 10×E-08
アモルファス誘電体膜STO/多結晶誘電体膜STO/アモルファス誘電体膜STO	220	120	3. 10×E-08	5. 30×E-08

10

【0037】なお、表1において、SrTiO3をSTOと称しており、アモルファス誘電体膜STO/多結晶 誘電体膜STO/アモルファス誘電体膜STOは本実施 形態を、アモルファス誘電体膜STOは比較例1を、多 結晶誘電体膜STOは比較例2を示している。また、誘 電率の測定条件は、25℃において変調周波数10kH z、印加電圧0.1 Vで行ったものである。

【0038】表1から、誘電率については、本実施形態(アモルファス誘電体膜STO/多結晶誘電体膜STO/アモルファス誘電体膜STO)が120であるのに対 30して、比較例1(アモルファス誘電体膜STO)が20、比較例2(多結晶誘電体膜STO)が150となった。すなわち、本実施形態の誘電率は、多結晶誘電体薄膜単層から成る比較例2より若干低い値となるものの、アモルファス誘電体薄膜単層から成る比較例1よりもはるかに高い、充分に高い良好な値を示した。一方、リーク電流密度については、印加電圧10V及び20Vのそれぞれにおいて、本実施形態、比較例1、及び比較例2のいずれも、10-8A/cm²台の良好な値を示した。

【0039】次に、本実施形態の誘電体薄膜キャパシタ素子について、図1に示すように、Pt上部電極層8とPt下部電極層4との間に電界9を印加して、リーク電流密度の高温走行試験を測定した結果を、比較例1及び比較例2の測定結果と共に、図2に示す。なお、このときの測定条件として、温度を100℃に保持して、印加電圧が直流10Vで行ったものである。また、図2において、SrTiO3をSTOと称しており、アモルファス誘電体薄膜STO/多結晶誘電体薄膜STO/アモルファス誘電体薄膜STOは比較例1を、多結晶誘電体薄膜S

TOは比較例2を示している。

【0040】図2によれば、表1にも示したようにリーク電流密度J(図2の縦軸)の初期値は、10×-8A/cm²台の良好な値を示している。そして、走行時間(図2の横軸)が増すと、本実施形態(アモルファス誘電体薄膜STO/多結晶誘電体薄膜STO/アモルファス誘電体薄膜STO)及びアモルファス誘電体薄膜単層から成る比較例1(アモルファス誘電体薄膜STO)では1000時間まで抵抗劣化が全く観察されなかったのに対して、多結晶誘電体薄膜単層から成る比較例2(多結晶誘電体薄膜STO)では5~6時間程度から抵抗劣化が起こり十数時間で10-6台まで劣化した。

【0041】以上のことから、本実施形態のアモルファス誘電体薄膜STO/多結晶誘電体薄膜STO/アモルファス誘電体薄膜膜STOの積層構造のものでは、誘電率が充分に高く、しかも高温通電において通電時間に伴うリーク電流の増大を抑制しキャバシタの抵抗劣化が起こらないという、非常に優れた誘電体薄膜キャバシタ素子を実現できた。

0 【0042】なお、上記実施形態では、誘電体薄膜材料 としてSrTiO₃用いたが、これに限定されるもので はなく、ストロンチウム及びチタンを含有する酸化物材 料から成るものであれば良く、(Ba, Sr) TiO₃ を用いても同様の効果が得られた。

[0043]

【発明の効果】以上のように、本発明の誘電体薄膜キャパシタ素子によれば、充分に高い誘電率を示し、かつ、リーク電流が低く、直流印加電圧で1000時間高温動作しても低いリーク電流を維持して絶縁性がほとんど劣 化しない、優れた素子を実現することが可能となる。

-5-

٥

10

【0044】また、本発明の誘電体薄膜キャパシタ素子の製造方法によれば、上記のような素子を生産性に優れたスパッタ法により、容易に製造することができる。

【0045】従って、本発明をMMICやDRAM等のキャパシタへ応用すれば、素子特性に優れ、かつより高信頼性を達成することが可能となる。

【図面の簡単な説明】

【図1】本発明による実施形態である誘電体薄膜キャバシタ素子の概略構造を示す要部断面図である。


【図2】本発明による実施形態(アモルファス誘電体薄膜STO/多結晶誘電体薄膜STO/アモルファス誘電体薄膜際STO)、比較例1(アモルファス誘電体薄膜

STO)、及び比較例2 (多結晶誘電体薄膜STO) についてのリーク電流密度の信頼性走行試験の測定結果を示すグラフである。


【符号の説明】

- 1 n型シリコン基板
- 2 シリコン熱酸化膜
- 3 Ta接着層
- 4 Pt下部電極層
- 5 第1のアモルファス誘電体薄膜
- 10 6 多結晶誘電体薄膜
 - 7 第2のアモルファス誘電体薄膜
 - 8 Pt上部電極層

【図1】



【図2】



フロントページの続き

(72)発明者 大谷 昇

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内